(3) Japanese Patent Application Laid-Open No. 1-197865 (1989) "System Controller"

The following is an extract relevant to the present application.

5

10

This invention relates to a system controller of an electronic computer system, and more particularly, it relates to a bus-use right.

When bus access from a module with a low priority is rejected, the time is measured so as to preferentially grant bus access to that module if that module is not awarded access for a predetermined time period or longer.

⑩ 日本 国 特 許 庁 (JP)

@特許出願公開

◎公開特許公報(A) 平1-197865

@Int.Cl. 4

識別配号

庁内整理番号

❷公開 平成1年(1989)8月9日

G 06 F 13/26

320

C-8840-5B

審査請求 未請求 請求項の数 1 (全 7 頁)

公発明の名称 システム制御装置

②特 顧 昭63-21333

❷出 顧 昭63(1988)2月2日

70発明者

中 信 宏

東京都港区虎ノ門 1 丁目 7 番12号 神電気工業株式会社内 東京都港区虎ノ門 1 丁目 7 番12号

勿出 顕 人 沖電気工業株式会社

四代 理 人 弁理士 鈴木 敏明

朔 級 者

1. 発明の名称

システム制御装置

2. 特許請求の範囲

1. パスタイン化複数のモジュールととも代数 続し、それらのモジュールからのパス使用要求信 号に対し、パス優先割割を行うパスアービタが優 先順位を割付けして上記モジュールにパス使用許 可信号を送出するシステム制御装置に知いて、

上記ペス使用要求信号を入力し、優先順位の高いものから優先順位を制付けして出力する優先原 頼位割付却と、

上記マス使用要求信号を入力し、その信号係に、 その使用要求信号を発してからの時間と予め決め てセットした上記モジュールに対するタイマ値と を比較してその両者が等しくなったときにタイム アット信号を出力する時間監視部と、

上記タイムアウト信号に対応したペス使用要求 信号を優先させ、そのうち仮先原位の低いものか ち優先原位を割付けして出力する優先進展な割付 母と、

上記優先正原位割付部と上記優先逆原位割付部 との出力を入力し、優先遊原位割付部からの入力 値を上記タイムアウト信号に結づきペス使用許可 信号として送出する選択部とを上記ペステーピタ に備えたことを特徴とするシステム制御袋便。

3. 発明の評組な説明

(産款上の利用分野)

との発明は、電子計算機システムのシステム制 物鉄圏について、特にペス使用権に関するもので ある。

(従来の技術)

使来、パスラインに複数のモジュールとともに 接続し、それらのモジュールからのパス使用要求 信号に対し、パス優先観響を行うシステム創御器 健は種々関弾されてきている。

第7四は、従来技術のシステム制御装置を示す プロック図であり、システム制御装置10はシス テムの監視やペスの制御を可る。ペスアービス 20はシステム制御装置10に内置され単一のシ

特間平1-197865 (2)

ステムペス 4 0 の使用許可制御を行い、モジュール 3 0 - 1 , 3 0 - 2 , 3 0 - 3 は中央処理装置や主記値数似あるいはティネル装置などであり、システムを構成しシステムパス 4 0 に接続されている。モジュールは本図のように 3 つに限ったものではなく、システムによりその数は様々である。

第7図にかいて、モジュール30-1,30-2,30-3がパス40を使用する場合、まずパスアービタ20に対してパス使用要求を行う。モジュール30-1,30-3は、パスアービタ20からパス使用許可が出された所で、始めてパス40を使用することが出来る。こうすることによって、複数モジュールによるパスの競合動作を制御している。

第8図は、この制御被濫のパス使用要求信号 (BREQ),およびパス使用許可信号(BGNT) の詳細を説明するプロック図であり、パスアーピ メよっではこれらパス使用要求に優先順位を付け て創御しており、本例では、若番のモジュールほ ど優先順位が高くなっているものとして話を進め 次に作用について第9図に従って説明する。 第9図は従来技術によるタイムチャートであり、 時刻で、でモジュール80~1とモジュール30 ~2から、同時にパス使用要求信号BREQ1 BREQ, が出されている。

パスアービタ20はます、優先原位の高いモジュール 30-1に対してパス使用許可信号 BGNT,を送出する。

モジュール 3 0 - 1 では、パス使用許可信号 BGNT!を受けて、システムパス 4 0 にアータを 送出し、目的とする相手モジュールとデータ転送 を行う。モジュール 3 0 - 1 は、時刻 T。 でペス 使用許可信号 BGNT! が出されると、時刻 T。 で パス使用要求信号 BR BQ! をオフにするので、こ のときのパス使用要求は、モジュール 3 0 - 3 か 5 のパス使用要求信号 BR BQ。が残っている。

この間、ペス使用要求が保留されたモジュール 30-3に対しては、時刻で、でパス使用許可信 号BGNT2が出される。ととでモジュール 30-2

は、モジュール30-1と同様にしてアーク転送 を行うととができる。

時刻で、でモシュール30~3はペス使用要求 信号BBEQ。をオフにし、時刻で、でパスアービ タ20はパス使用許可信号BGNで、をオフにする。

もっと多くのモジュールからのパス使用要求が 同時に発生した場合でも、パスアービタ20は上 記と同様な手順にて、若番のモジュールから順に パス使用許可を与えていく。

(発明が解決しようとする課題)

しかしながら、従来の方法では、ベス使用優先 順位の高いモジュールが逸鋭してバス使用要求を 出した場合、バス使用優先順位の低いほうのモジ ュールはいつになってもバス使用許可が取れず、 永遠に待たされるという問題点があった。

第10図は3つ以上のモジュールがある場合の パス使用板のメイムチャートであり、上記問題点 を説明する図面である。第10図にかいて、3つ のモジュールサイ、サミ、サミが同時にパス使用 投水信号BREQ。、BREQ。を出し、 且つ、同各モジェールのバス使用要求信号が連続して発生する場合、1サイグルおきにモジェール・1とモジェール・2へのバス使用許可信号 BGNT: ,BGNT: が連続し、モジュール・3へ はいつになってもバス使用許可信号BGNT: が出 されず、アータ転送ができない状態が続く。

たとえば、このモジュール・3が磁気ディスク 装置や、通信回線制御装置などの場合には、リー ドアータや受信データにオーバランが発生し、リー ド動作のリトライや通信データの再送等のため に、システムの処理性能が著しく低下することに なりかねない。

(課題を解決するための手段)

本発明は上記問題点を解決するためにペスラインに複数のモジュールとともに接続し、それらのモジュールからのパス使用要求信号に対し、ペス
低先制を行うパスアーピッが優先順位を切付け
して上記モジュールにパス使用許可信号を送出するシステム制御装置において、パス使用要求信号を入力し、優先順位の高いものから優先順位を割

特別平1~197865(3)

(作用)

本発明によれば、以上のようにシステム制御装設を構成したので、タイムアウトは号がないときは選択部が優先正版位割付部の出力をパス使用許可信号として送出し、タイムアウト信号があるときは忍択部が優先遊顧位割付部の出力をパス使用許可信号として送出する。

··· BREQn が同時に入力した場合。常に優先厭位 を若番原である正原位に割付けして出力Bょ, B. , ... Ba を送出する。タイマ監視回路 2 0 0 社館2四に示すよりにバス使用要求信号BRIQ: , BREQ: , ... BREQ n に対する直路 200-1, 200-2, …200-1と回路200-1,200-2, ... 200-nからの出力の論理和をとるOR回路 6 0 0とからなる。回路 200-1 はレジスタ 201 - 1 , カウンタ 2 0 2 ~ 1 , フリップフロップ 203 - 1 , AND回路 204-1からなり、回路 200-2, … 200-n もそれぞれ同様の回路部品からなるの で四路200-1 Kてメイマ監視回路300設明 をする。レジスタ201-1は図示せぬ制御部より 任意の催化設定でき、その制御部からプリセット テーメPDとセット信号 CTSET とを受けるとプリ セットアータPDを受け入れ保持すると同時にカ ウンタ 202-1の入力帽子 D に送出する。カウン タ 202-1はロード烙子LD及びイネーブル端子 Eが「O「のとき入力増子Dの状態をプリセット カウント値として内部にセットする。又、ロード

(疾放例)

本発明の一典権例について図面を参照しながら 証明する。

なお、各図面に共通な要変には何一符号を付す。 第1図は本発明の実施例を示すプロック図であ り、第2回は第1回のメイマ監視国路の詳細図で あり、第3回は終1回の仮先正原位割付回路の辞 柳図であり、第4図は第1図の仮先逆順位割付回 路の幹細図であり、第5回は第1回のセレクタ回 路の詳細図である。第1図にかいて、パス使用喪 水信号 BREQ, , BREQ, , -- BREQ。及びパス 使用許可信号BGNT: , BGNT: , -- BGNT: は それぞれ第8図に示したパス使用要求信号、パス 使用許可信号に相当する。ペス使用要求信号 BREQ: , BREQ: , ... BREQ。 は時間監視部と してのタイマ監視回路200と優先正顧位割付部 としての優先正順位割付回路 3 0 0 とに入力され る。 仮先正原位割付回路 3 0 0 は第3回に示すよ うに AND回路 300-1 , 300-2 , ... 300-nか らなり、ペス使用要求信号BREQ: , BREQ: ,

端子LD及びイネーナル端子Eが『1"のとき、図 示せぬ制御部からのクロック入力増子CKへのク ロックパルスの立ち上り佐に計数する。カウンメ 202-10キャリー出力婚子CYからフリップフ ロップ 208-1 のセット 娟子Sに"1"が入力され ると、出力端子Qを"1"にセットするとともにり セット婦子Rに抜送するリセット借号が入力され るまで保持し絞ける。 AND回路 204-1 はパス使 用要求信号 BREQ, とフリップフロップ 203-1 からの出力の反転値との論理様をとって、その出 力値をカウンメ202-10ロード囃子LDとイネ ープルペ子Eとに出力する。回路 200-1, 200 ~ ス , ~ 200~x からの出力はメイムアット信号 Aı,Aı, ··· An として優先逆順位割付回路 4 0 0 へ出力される。又、タイムアウト信号 4 3 。 Az , … An はOR原路 6 0 0 で胎環和をとった のち後述するセレクタ回路へ入力選択信号XCHと して出力される。優先逆順位割付部としての優先 逆原位割付回路 4 0 0 は第 4 図に示すように AND 回路 400-1, … … 400-(n-2), 400-(n-1)

特別平1~197865 (4)

からなり、メイムアクト信号 A 1 1 A a-1, A。が同時に入力した場合は、常に優先厭位を若 香原の遊である逆原位に割付けして出力で』,… Cn-1, Cn-1, Cnを出力する。 選択部としてのセ レクタ回路 6 0 0 は第 5 図に示すように AND 回路 500-B1 , 500-B1 ; ... 500-Bn , 500-C, , 500-C, ... 500-Cn とOR回路501-1 , 501-2 , -- 501-1 とインパータ 国路 502 とからなる。 AND回路 500-B: , 500-B: , -- 500-Ba は優先正原位割付回路300からの 出力 B 1 , B 2 , … B 2 と前述した入力 超択 信号 XCHをインパータ国路 5 0 2 で反転させた出力と の論理税をとって出力し、AND回路 600-C1 , 500-C2 , ... 500-Cn . は & 先 遊 順 位 割 付 回 路 400からの出力 Cg , Cg , ··· Cg と入力選択 信号XCHとの助理策をとって出力する。OR四路 501-1 社 AND回路 500-B, 及び 500-C, の 輪短和をとり、0 R 回路 5 0 1 − 2 は AND 四路 600 - B, 及び 500-C, からの出力信号の論理和を とり、以下間様にして鋭き最後のOR回路501~a は AND回路 500-Bn 及び 500-Cn の論理和を とってそれぞれペス使用許可信号 BGNTi, BGNTi…… BGNTn として出力する。又、ペス 使用許可信号 BGNTi, BGNTi…… BGNTn は タイマ監視回路 200ヘリセット信号として出力 される。

次に作用について、
の回になって、
の回になって、
の回になって、
の回になって、
の回になって、
の回になって、
の回になって、
ののでは、
ののではは、
ののではは、
ののでは、
ののでは、
ののでは、
ののでは、
ののではは、
ののでは、
ののではは、
ののでは、
ののでは、
ののでは、
ののでは、
ののではは、
ののではは、
ののではは、
ののではは、
ののではは、
の

·BREQ。が送出しているにもかかわらず、役先原 位の高いパス使用要求信号BREQ、に対して時刻 T。でパス使用許可信号BGNT、が送出される。 このように、モジュール30~1及び30~2が 連続してベス使用要求信号BREQ, ,BREQ, を 出し続けるので、ベス使用許可信号BGNT。。 BGNT。はモジュールヨローI及びョロースに順 に送出されていく。他方第1図に示したタイマ盤 祝回路100では、この間出力され続けているモ ジュール 3 0 - 3 からのパス使用要求信号 BREQ: の送出されてからの時間を計数している。 第2四 に示したバス使用要求信号 BREQ。に対する国路 200-1をペス使用要求信号BREQ。に対する回 路200-3として説明する。フリップフロップ 208-3の初期状態はリセットされてかり、出力 盤子Qからのメイムアウト信号A。は"0°である。 との状態でAND回路20i-3の入力質にはタイム アウト信号 "0"の反転値 "1"とペス使用要求信号 BREQ, "O"とが入力されているので出力質には *0 " が出力されている。との結果、カウンタ 202-

3 はレジスタ 2 0 1 - 2 からプリセットテータ P D をセットした状態になっている。時刻で』でペス 使用要求信号 BREQ。は"1"となるのでAND回路 204~2の出力側は"1"となり、ロード端子LD 及びイネーナル娘子をに"1"が入力されて図示せ ぬ制御部からのクロックペルスに同期して針数を 開始する。特別で。でキャリー出力端子CYから *1*を出力すると、 フリップフロップ 208-8は セット娘子8が"1"となり、次いで出力娘子Qが ~1~に保持されて、タイマ監視回路200からタ イムアウト信号 A。= *1 *として優先逆原位割付 回路400へ出力される。同時にOR回路600 の出力側からの入力選択信号 XCHは"1"となる。 優先逆展位割付回路 4 0 0 ではタイムアウト信号 A。 を最優先として出力傷から出力信号 Ca=*1* を送出する。セレクタ四路 5 0 0 は入力過択信号 XCH= *1 *とインペータ回路 5 0 2 とによって入 力鋼を優先逆順位割付回路400からの出力を有 効として選択する。従って出力信号 C。を愛נ氏 としてパスアーピタ80は時刻で。でパス使用許

特閒平1-197865(5)

可信号BCNT。をモンュールまの一3へ送出する。
パス使用許可信号BNT。が送出されると時期
Tででフリップフロップ 30まー 3はリセットされ出力場子 Qは "0"となる。同時にセレクタ四路 500人力選択信号 XCRも "0"となり、セレクタ回路 500 はインパータ回路 502を介地して公外の一個ではいる。 とてではいかってないが対す。とてでとの間に パス使用要求信号 BREQ。を出していたモジュール 30-1へパス使用許可信号 BGNT。が送出される。

(発明の効果)

以上幹価に説明したように本発明によれば複数のモジュールからのパス使用要求信号に対し、パス受先側を行うパスアービタが優先限位を割付けしてパス使用許可信号を送出するシステム制御被置にかいて、低ペス使用優先取位のモジュールに対しても、一定時間以上パス使用権が獲得出来ない場合は、優先正顧位に依るところなく優先的にパス使用許可を与えるようにしたので、低位の


モジュールドかいても効率の良いナータ伝送が可能であり、オーバランなどのデータ伝送即客を防止するととができる。

また、使用要求の監視時間をモジュール毎に設定出来るため、システムの構成や、各モジュールの転送能力に応じて最適化することができ、各モジュールの性能を最大限に引き出したシステム構築をすることが可能である。


4. 図面の簡単な説明

第1図は本発明の実施例を示すプロック図、第2図はタイマ整視図路の幹細図、第3図は優先を砂板の発細図、第3図は優先を砂板の発細図、第5図はセレクタ回路の静御図、第5図はセレクタ回路の静御図、第5図はセレクタ回路の静ので現れます。 第6図は本実施例の回路動作を現れます。 一ト、第7図は従来技術のシステム調御求及で計算のは本来を関はは、なが、なが、なが、なが、ないのでは、第8図はペス使用の変求及で計算によるタイムチャート、第10回は3つ以上のモジュールがある場合のペス使用権のタイムチャートである。


10…システム制御装置、20…ペスアービタ、30~1,30~2,……30~5…モジュール、200…タイマ監視回路、300…優先正順位割付回路、400…優先遊順位割付回路、500…
セレクタ回路。



特許出顧人 神電気工業株式会社 代理人 鈴 木 敏 明




特別平1-197865(6)



像先进唯位到付回路 n 詳细図


第4 図




本实施例 9 回路動作を規約す ダイムティート

第6図


特闘平1-197865(7)



世界教育のシステム制御後置を示すプロック 図 第7図



パス使用の母系なが許可信号の詳細を示すプロック図 第8 図



-429-